THROUGH-TYPE VARISTOR

Patent number:

JP7014704

Publication date:

1995-01-17

Inventor:

UENO YASUSHI

Applicant:

MURATA MANUFACTURING CO

Classification:

- international:

H01C7/10; H01C7/10; (IPC1-7): H01C7/10

- european:

Application number:

JP19930007519 19930120

Priority number(s):


JP19930007519 19930120

Report a data error here

Abstract of JP7014704

PURPOSE:To provide a through-type varistor which can deal with a low voltage driven computer circuit by lowering the varistor voltage and in which the surge resistance and electrostatic resistance can be enhanced while realizing miniaturization.

CONSTITUTION:Through holes 5 are made through a sintered body 4 comprising semiconductor ceramic layers 2. A first outer electrode 6 is formed on the inner peripheral surface of the through-hole 5 and a second outer electrode 7 is formed on the outer surface of the sintered body 4. First and second inner electrodes 8, 9 are embedded in the sintered body 4 while sandwiching the ceramic layer 2. The first inner electrode 8 is connected, at one end face 8a thereof, with the first outer electrode 6 and the second inner electrode 9 is connected, at one end face 9c thereof, with the second outer electrode 7.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-14704

(43)公開日 平成7年(1995)1月17日

(51) Int.Cl.⁶

觀別記号

庁内整理番号

FΙ

技術表示箇所

H01C 7/10

審査請求 未請求 請求項の数1 OL (全 5 頁)


(21)出願番号	特顧平5-7519	(71)出顧人	000006231	
			株式会社村田製作所	
(22)出願日	平成5年(1993)1月20日	京都府長岡京市天神二丁目26番10号		
		(72)発明者	上野 靖司	
			京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内	
		(74)代理人	弁理士 下市 努	
	•		•	

(54) 【発明の名称】 貫通型パリスタ

(57)【要約】

【目的】 バリスタ電圧を小さくして低電圧駆動のコン ピュータ回路に対応できるとともに、小型化を図りなが らサージ耐量、静電気耐量を向上できる貫通型バリスタ を提供する。

【構成】 半導体セラミック層2からなる焼結体4に貫通孔5を形成し、該貫通孔5の内周面に第1外部電極6を形成するとともに、上記焼結体4の外表面部分に第2外部電極7を形成する。そして上記焼結体4の内部にセラミック層2を挟んで重なり合うように第1,第2内部電極8,9を埋設し、該第1内部電極8の一端面8aを上記第1外部電極6に接続するとともに、上記第2内部電極9の一端面9cを上記第2外部電極7に接続する。



1

【特許請求の範囲】

【請求項1】 半導体セラミックからなる焼結体に貫通 孔を形成し、該貫通孔の内周面に第1外部電極を形成す るとともに、上記焼結体の外表面部分に第2外部電極を 形成し、上記焼結体内にセラミックを挟んで重なり合う ように少なくとも一対の第1,第2内部電極を埋設し、 該第1内部電極の一端面を上記第1外部電極に接続する とともに、上記第2内部電極の一端面を上記第2外部電 極に接続したことを特徴とする貫通型バリスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電圧非直線抵抗体とし て機能する貫通型バリスタに関し、特に強度の低下等の 問題を解消してバリスタ電圧を小さくでき、かつ小型化 を図りながらサージ耐量、静電気耐量を向上できるよう にした構造に関する。

[0002]

【従来の技術】近年、産業用機器、家電製品、あるいは 通信機器等においてはマイクロコンピュータが搭載され るようになっている。このマイクロコンピュータは駆動 20 電圧が低電圧であるとともに、半導体素子によるデジタ ル制御処理が行われるととから、静電気放電等の電磁障 害に伴う半導体素子の誤動作が生じるおそれがある。と のような機器内部へのEMIノイズの侵入経路は、電源 部分、信号配線部分、あるいは機器間を結ぶコネクタケ ーブル等からの経路が多いことから、これらの部分に用 いられるノイズフィルタの果たす役割が重要視されてい

【0003】上記ノイズフィルタとして、従来、コンデ ンサ素子、インダクタ素子、あるいはバリスタ素子等を 30 コネクタ内に内蔵し、これによりコネクタにノイズ除去 機能を持たせたものが多数提案されている。このような コネクタに内蔵されるバリスタ素子の一例として、従 来、図4及び図5に示すような貫通型バリスタが採用さ れている。この貫通型バリスタ20は、半導体セラミッ クからなる円柱状の焼結体21の軸心に貫通孔22を形 成し、該貫通孔22の内周面に電極23を形成するとと もに、上記焼結体21の外周面に電極24を形成した構 造となっている。そして上記貫通孔22内にコネクタビ 続し、上記電極24を外部回路のアースに接続する。

【0004】上記貫通型バリスタ20では、両電極2 3,24間の半導体セラミックの界面に形成されるショ ットキー障壁によって電圧非直線特性を得るものであ る。また上記焼結体21の電極23,24間のセラミッ クの厚さ、及び焼成条件等を設定することによって半導 体粒子の粒界数を制御し、これによりバリスタ電圧、静 電容量等の電気的特性をコントロールしている。

[0005]

【発明が解決しようとする課題】ところで、上記マイク 50 ク層3を重ねて積層体を形成し、該積層体を一体焼結し

ロコンピュータのような低電圧駆動の回路に対応するに は、バリスタ電圧をできるだけ小さくする必要があり、 そのためには上記焼結体の厚さを薄くする必要がある。 またサージ耐量、静電容量を向上させるには上記電極面 積を大きくする必要がある。

【0006】しかしながら、上記従来の貫通型バリスタ では、焼結体の厚さを薄くするには強度上の点から限界 があり、また焼結体中の半導体セラミック結晶を成長さ せるには限界があることから、10 v以下のバリスタ電 10 圧を得ることは困難となっている。また、上記電極面積 を大きくするには、それだけ焼結体の表面積を大きくす る必要があることから、素子が大型化するという問題が ある。

【0007】本発明は上記従来の状況に鑑みてなされた もので、強度の低下や半導体セラミックの成長の問題を 生じることなくバリスタ電圧を小さくできるとともに、 素子の小型化を図りながらサージ耐量、静電気耐量を向 上できる貫通型パリスタを提供することを目的としてい

[0008]

【課題を解決するための手段】本発明は、半導体セラミ ックからなる焼結体に貫通孔を形成し、該貫通孔の内周 面に第1外部電極を形成するとともに、上記焼結体の外 表面部分に第2外部電極を形成し、上記焼結体内にセラ ミックを挟んで重なり合うように少なくとも一対の第 1, 第2内部電極を埋設し、該第1内部電極の一端面を 上記第1外部電極に接続するとともに、上記第2内部電 極の一端面を上記第2外部電極に接続したことを特徴と する貫通型バリスタである。

[0009]

【作用】本発明に係る貫通型バリスタによれば、焼結体 の内部に第1, 第2内部電極を埋設し、該内部電極間の セラミック層の界面で電圧非直線特性を得るようにした ので、焼結体自体の厚さを薄くすることなく上記内部電 極間のセラミック層の厚さを薄くすることができる。そ の結果、従来の強度の低下やセラミック結晶の成長の問 題を生じることなくバリスタ電圧を小さくでき、上述の 低電圧駆動のコンピュータ回路に対応できる。また、上 記各内部電極の積層枚数を増やすことにより電極面積を ン25を挿入し、該ピン25と電極23とを半田付け接(40)大きくすることができるから、素子を大型化することな くサージ耐量,静電気耐量を向上でき、ノイズ吸収素 子、サージ吸収素子としての信頼性を向上できる。 [0010]

【実施例】以下、本発明の実施例を図について説明す る。図1ないし図3は本発明の一実施例による貫通型バ リスタを説明するための図である。図において、1は本 実施例の貫通型バリスタであり、このバリスタ1は略直 方体状のもので、これは複数の半導体セラミック層2を 重ねるとともに、これの上部、下部にダミー用セラミッ

てなる焼結体4により構成されている。

【0011】上記焼結体4にはこれの積層方向に一対の 貫通孔5が所定間隔をあけて3組形成されており、該各 貫通孔5の内周面には第1外部電極6が被覆形成されて いる。また上記焼結体4の四側面にはアースとしての第 2外部電極7が被覆形成されている。

【0012】上記焼結体4の各半導体セラミック層2の 上面には第1、又は第2内部電極8、9が形成されてお り、この各内部電極8、9は焼結体4内に埋設されてい る。上記第1, 第2内部電極8, 9は厚さ方向に交互に 10 配置されており、各内部電極8,9の一部は上記セラミ ック層2を挟んで対向している。

【0013】上記第1内部電極8は上記各貫通孔5に対 応するように6つ形成されており、各内部電極8の周端 面はセラミック層2の内側に位置している。また各第1 内部電極8の中心部には貫通孔5が位置しており、該貫 通孔5の第1外部電極6と上記第1内部電極8の内周端 面8aとは電気的に接続されている。

【0014】また、上記第2内部電極9はセラミック層 と、上記セラミック層2の長手方向両縁部に上記各第1 内部電極8 に対向するよう形成された電極9 b とからな る。この各電極9aと各電極9bとの間に上記貫通孔5 が位置しており、両者は電気的に非接続状態となってい る。さらにまた各電極9a.9bの端面9cはそれぞれ セラミック層2の外縁部に露出されており、この各端面 9 c は上記第2外部電極7に電気的に接続されている。 【0015】次に本実施例の貫通型バリスタ1の一製造 方法について説明する。まず、ZnO(96.0mo1%)を 主成分とし、これにCoCO。(1.0mol%),MnCO。 (0.5mo1%), S b, O, (2.0mo1%), B i, O, (0.5mo1%)o1%) を上記モル比となるように混合してなるセラミッ ク材料に、B、O、、SiO、、PbO及びZnOから なるガラス粉末を0.1 重量%加えて調合し、セラミック 原料粉末を作成する。

【0016】上記セラミック原料粉に有機質バインダを 混合してスラリーを形成した後、リバースローラ法によ り厚さ10~50μm のセラミックグリーンシートを形 成し、このグリーンシートを矩形状に切断して多数の半 導体セラミック層2,ダミー用セラミック層3を形成す 40 【0023】また、本実施例では、焼結体4の大きさを る。

【0017】次に、Ptからなる貴金属粉末に有機ビヒ クルを混合して電極ペーストを作成する。この電極ペー ストを、図3に示すように、上記半導体セラミック層2 の上面にスクリーン印刷して第1,第2内部電極8,9 を形成する。

【0018】次いで、上記各セラミック層2を第1、第

2内部電極8.9が該セラミック層2を挟んで交互に位 置するように重ね、これの上部、下部にダミー用セラミ

ック層3を10枚重ねる。続いてこれの積層方向に2t/ om² の圧力を加えて圧着して積層体を形成する。

【0019】上記積層体の積層方向に貫通孔5を形成す る。この各貫通孔5は上記第1内部電極8の中心部を通 って、第2内部電極9の電極9aと各電極9bとの間に 位置するように形成する。 これにより上記各貫通孔5の 内周面に上記第1内部電極8の内周端面8 aが露出する こととなる。この後、積層体を所定寸法に切断し、該積 層体の四側面に上記各電極9a,9bの端面9cのみを 露出させる。

【0020】次いで、上記積層体を空気中にて1050°C~ 1150℃の温度で3時間焼成し、これにより焼結体4を得 る。そして、との焼結体4の四側面、及び各貫通孔5の 内周面に、Ag:Pd=7:3の重量比からなる電極ペ ーストを塗布した後、焼き付けて第1, 第2外部電極 6, 7を形成する。これで上記第1外部電極6と第1内 部電極8とが接続されるとともに、上記第2外部電極7 2の中央部に長手方向に延びるよう形成された電極9a 20 と第2内部電極9とが接続される。これにより本実施例 の貫通型バリスタ1が製造される。

> 【0021】次に、本実施例の作用効果について説明す る。本実施例の貫通型パリスタ1は、これの各貫通孔5 内に例えば電子機器のコネクタピン10を挿入し、該ピ ン10と第1外部電極6とを半田付け接続するととも に、第2外部電極7を外部回路のアースに接続する。と れにより上記コネクタピン10から侵入した電磁ノイズ は第1, 第2内部電極8, 9の半導体セラミック層2を 介して第2外部電極7から外部にアースされることとな 30 る。

【0022】このように本実施例によれば、焼結体4の 内部に第1、第2内部電極8、9をセラミック層2を介 在させて交互に積層し、該各第1内部電極8の内周端面 8 a を第1外部電極6に接続するとともに、上記各第2 内部電極9の端面9 cを第2外部電極に接続したので、 この内部電極8,9間のセラミック層2の厚さを薄くす ることができ、従来では困難であった10v以下のバリ スタ電圧を得ることができ、ひいてはコンピュータの駆 動電圧の低電圧化に対応できる。

変えることなく各内部電極8, 9の積層数を増やすこと ができるので、それだけ電極面積を大きくすることがで き、小型化を図りながらサージ耐量、静電気耐量を向上 でき、ノイズ吸収素子、サージ吸収素子としての信頼性 を向上できる。

[0024]

【表 1 】

	I R	V _{1mA}	a 1-10nA	Cap.	サージ耐量	静電気耐量
	(MΩ)	(V)		(pf)	(A)	(k V)
	100	4. 2	3 5	980	125	10
実施例	180	7.8	3 8	730	150	12
	200	15.1	4 2	490	200	1 5
従来例	4 0	18.6	2 8	3 2 0	80	8
	100	42.3	3 2	210	70	2 0

【0025】表1は、上記実施例の貫通型バリスタ1の 効果を確認するために行った試験結果を示す。との試験 は、上述した製造方法により本実施例試料を作成し、と の各試料のバリスタ電圧V₁₀A , 電圧非直線係数 a , 静 電容量pFを測定するとともに、Vinaの半分の電圧を 30秒間印加したときの抵抗値MΩ, 8×20μ秒の三 角電流波を印加したときのサージ耐量A,及びIEC8 01-2準拠の静電気放電パルスを印加したときの静電 気耐量 k V を測定した。また、比較するために従来の貫 20 通型バリスタ (図4参照) についても同様の測定を行っ た。

【0026】表1からも明らかなように、本実施例試料 では、バリスタ電圧が4.2~15.1V, 電圧非直線 係数が35~42、また静電容量が980~490pF と従来試料に比べて向上している。また抵抗値において も本実施例試料では100~200MΩと従来試料に比 べて高くなっている。さらにまた、サージ耐量では従来 試料が70.80Aであるのに対して、本実施例試料の 場合は125~200Aと高くなっており、さらに静電 30 4 焼結体 気耐量では従来試料が8,20kVであるのに対して、 本実施例試料の場合は10~15kVとなっている。と のように本実施例試料によれば、従来試料に比べて何れ の電気的特性も大幅に向上していることがわかる。

[0027]


【発明の効果】以上のように本発明に係る貫通型バリス タによれば、焼結体内にセラミックを挟んで重なり合う* *ように第1, 第2内部電極を形成し、該第1内部電極を 第1外部電極に接続するとともに、第2内部電極を第2 外部電極に接続したので、バリスタ電圧を小さくでき、 低電圧駆動のコンピュータ回路に対応できる効果があ り、また素子を大型化することなく電極面積を増やすこ とができ、ひいては小型化を図りながらサージ耐量、静 電気耐量を向上できる効果がある。

【図面の簡単な説明】


- 【図1】本発明の一実施例にらる貫通型バリスタを説明 するための断面図である。
 - 【図2】上記実施例の貫通型バリスタの斜視図である。
 - 【図3】上記実施例の貫通型バリスタの製造方法を示す 分解斜視図である。
 - 【図4】従来の貫通型バリスタを示す斜視図である。
 - 【図5】従来の貫通型バリスタを示す断面図である。 【符号の説明】
 - 1 貫通型バリスタ
 - 2 セラミック層

 - 5 貫通孔
 - 6 第1外部電極
 - 7 第2外部電極
 - 8 第1内部電極
 - 8 a 内周端面(一端面)
 - 9 第2内部電極
 - 9 c 一端面

【図1】



【図2】



-24

